# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-300720

(43) Date of publication of application: 12.12.1990

(51)Int.CI.

G02F 1/133

G02F 1/136

G09G 3/36 H04N 5/66

(21)Application number: 01-120751 (71)Applicant: CASIO COMPUT CO LTD

(22) Date of filing:


15.05.1989 (72)Inventor: KATO NAOKI

# (54) TFT PANEL AND ITS DRIVING METHOD

# (57)Abstract:

PURPOSE: To perform intra-field interpolation on a TFT panel and to obtain the high resolution by selecting one gate line, driving picture elements on and under this gate line and changing the combination of two picture elements between first and second fields. CONSTITUTION: When one gate line G2 is selected, a pair of picture elements E11 and E21 on and under this gate line are driven for display by this selection, and one picture element E11 is driven by the signal given to an odd numbered drain line D1, and the other E21 is driven by the mean value of signals given to odd numbered and even numbered drain lines D1 and D2. Odd numbered gate lined G3,G5...

and even numbered gate lines G2,G4... are



alternately selected at every field to change the combination of upper and lower picture elements at every field. Thus, intra-field interpolation is performed on the TFT panel to improve the picture quality.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

19日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平2-300720

@Int. Cl. 5	識別記号	庁内整理番号	④公開	平成 2年(1990)12月12日
G 02 F 1/133	5 5 0	7709-2H	_	, , (,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
1/136 G 09 G 3/36	500	9018-2H 8621-5C		
H 04 N 5/66	102 B	7605-5C		
		審査請求	未請求 部	請求項の数 2 (全7頁)

図発明の名称 TFTパネル及びその駆動方法

②特 願 平1-120751

②出 願 平1(1989)5月15日

**個発明者 加藤**  直

直 樹 東京都八王子市石川町2951番地の 5 カシオ計算機株式会

社八王子研究所内

⑦出 顋 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

四代 理 人 弁理士 鈴江 武彦 外3名

明 知 智

#### 1. 発明の名称

TFTパネル及びその駆動方法

## 2. 特許請求の範囲

(2) 請求項(1) 記載のTFTパネルにおいて、上記奇数のゲートラインと偶数のゲートラインと偶数のゲートラインを3数のドレインラインを3数のドレインラインと偶数のドレインラインを1水平ライン分の時間をを持たせた信号により駆動するドレインライン駆動手段とを具備したことを特徴とするTFTパネルの駆動方法。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、アクティブ・マトリクス駆動による TFTパネル及びその駆動方法に関する。

#### [従来の技術]

従来、液品テレビ等の表示装置として用いられるアクティブ・マトリクス駆動によるTFTパネルは、 第 4 図に示すように構成されている。 すなわち、 ゲートライン G 1 , G 2 , … 及びドレインライン D 1 , D 2 , … かマトリクス状に配置され、

- 1 -

- 2 -

各交点部分にスイッチイング用の務限トランジスタ (TFT) T11、T12、…、T21、T22、…が設けられる。これらの薄膜トランジスタT11、T12、…、T21、T22、…は、ゲート電極が対応するゲートラインG1、G2、…に接続されると共に、ドレイン電極が対応するドレインラインD1、D2、…に接続され、更にソース電極に液晶表示素子の画業 E11、E12、…、E21、E22、…が接続される。

上記のように構成されたTFTパネルは、ゲートラインG1,G2,…が240本設けられており、NTSC方式のTV信号を表示する場合、第1フィールドで全画案を表示し、第2フィールドにおいても全画素を使用して上書きしている。

#### [発明が解決しようとする課題]

上記のように従来のTFTパネルでは、 2 4 0 本のゲートライン G 1 , G 2 , …を設け、 第 1 フィールド及び第 2 フィールドで同じ画数を使用して画像表示を行なっている。 従って、 1 画面を 1

- 3 -

て駆動するようにしたものである。

### [作用]

上記のように裾成されたTFTパネルにおいて、 1 本のゲートラインが選択されると、その張歌かされ、一方の画案が対となって表示駆動され、一方の画案は例えば奇数番目のドレインの画案は例を出り取動され、他方の画案はられる信号により駆動される。上記ゲートラインがフィールド毎に交互に選択されるのゲートラインがフィールド毎にで変れれる。 のゲートラインがフィールド毎に対けるルルトラインに表示の画案があるに変れたのでで、上記と下の画案がある。 ドロールド内補間が行なわれ、画像とできる。 でフィールドウオる。

#### [ 実 施 例 ]

以下、図面を参照して本発明の一実施例を説明する。

フィールド分のデータで表示することになり、 CRTを使用した場合に比較して画質が劣るという問題があった。

本発明は上記実情に鑑みて成されたもので、高い解像度が得られるTFTパネル及びその駆動方法を提供することを目的とする。

#### 【課逝を解決するための手段】

本発明は、マトリクス状に配列される画案をそれぞれ第1ないし第3のスイッチイング用トランジスタ及び画案 電極により構成し、各画素ラインに対応させてゲートラインを設けると共に各画素列に対してそれぞれ2本のドレインラインを設け、上記3つのスイッチイング用トランジスタを上下のゲートライン及び左右のドレインラインに選択的に接続するようにしたものである。

また、本発明は、上記当数のゲートラインと偶数のゲートラインをフィールド毎に交互に順次駆動すると共に、奇数のドレインラインと偶数のドレインラインを1水平ライン分の時間差を持たせ

- 4 -

第 1 図は本発明によるTFTバネルの構成図を示すもので、ゲートラインG1 、G2 、 … 及びドレインラインD1 、D2 、 … がマトリクス状に配置され、その交点部分に画案 E11、E12、 … 。E21、E22、 … は、ゲートラインG1、G2、 … に対しては各ライン対応し、ドレインラインD1、D2、 …に対しては1本置きに対応して設けられる。

上記ゲートライン C 1 、 C 2 、 … は 4 8 0 本設けられ、 奇数番目のライン C 1 、 C 3 、 … C 478 が 石 例より 専出され、 偶数番目のライン C 2 、 G 4 、 … G 480 が 左 例より 専出される。 上記 ドレインライン D 1 、 D 2 、 … は、 奇数番目の ライン D 1 、 D 3 、 … が上 例より 専出され、 偶数番目の ライン D 2 、 D 4 、 … が下 例より 専出される。

上記画業 E 11. E 12, …, E 21. E 22, … は、 それぞれ第 1 ~第 3 の薄膜トランジスタ(TFT) Ti, T 2 , T 3 及び画業電極 C により構成される。第 1 の薄膜トランジスタT」は、対応する上

- 5 -

しかして、奇数番目のドレインライン D 1 , D 3 , …は、 (n-1) ラインデータ用ドライバ 11により駆動され、偶数番目のドレインライン D 2 , D 4 , …は、n ラインデータ用ドライバ 12により駆動される。また、ゲートラインは、ゲートドライバ (凶示せず) により、第 1 フィールドでは偶数番目のゲートライン G 2 , G 4 , …

- 7 -

る輝度信号 Y とクロマ信号 C とをそれぞれアナログ信号に変換し、クロマ信号 C をクロマ後期回路25a、25bに出力すると共に、輝度信号 Y をマトリクス回路 26a、26bに出力する。クロマ後期回路25a、25bは、D / A コンパータ 24a、24bから送られてくるクロマ信号より色差信号 R - Y、B - Y を復興し、マトリクス回路 26a、26bに出力する。

このマトリクス回路 26 a 、 26 b は、上記 D / A コンパータ 24 a 、 24 b からの輝度信号 Y 及びクロマ 復調回路 25 a 、 25 b からの色差信号 R ー Y 、B ー Y によりカラー信号 R 、G 、B を再生し、交流駆動反転・増幅回路 27 a 、 27 b に入力する。この交流駆動反転・増幅回路 27 a 、 27 b は、マトリクス回路 26 a 、 26 b から入力されるカラー信号 R 、G 、B のレベルを 1 フィールド毎に反転及び増幅して上記第 1 図における(n ー 1 )ラインデータ用ドライバ 12~出力する。

次に上記実施例の動作を説明する。第1図に示

G 480 が順次駆動され、第 2 フィールドでは最初のゲートライン G 1 を除く奇数番目のゲートライン C 3 、 C 5 、 … G 479 が順次駆動される。

次に上記(n-1)ラインデータ用ドライバ11及びnラインデータ用ドライバ12を含むデータ信号処理部の詳細について第2図により説明する。
第2図において21はA/Dコンバータで、この

第2図において21は A / D コンバータで、この A / D コンバータ 21には、 N TSC方式によるコンポジット信号が端子 20より入力される。上記 A / D コンバータ 21は、 コンポジット信号を複数ピットのデジタルデータに変換されたデジタルデータは、コンバータ 21により変換されたデジタルデータは、1 水平ラインのデータを記憶する 1 Hラインメモリ 22を介して Y / C 分離回路 28 a に入力される。この Y / C 分離回路 28 b に直接入力される。この Y / C 分離回路 28 b に直接入力される。この Y / C 分離回路 28 b に直接入力されるのコンポット信号から輝度信号 Y とクロマ信号 C とを分離し、それぞれ D / A コンバータ 24 a , 24 b に入力する。

この D / A コンパータ 24 a , 24 b は、入力され - 8 -

すように構成されたTFTパネルにおいて、偶数番目のゲートラインG2、G4、…と奇数番目の偶数番目のゲートラインG3、G5、…は、各フィールド毎に交互に駆動される。すなわち、第1フィールドでは偶数番目のゲートラインG2、G4、…G480 が順次駆動され、第2フィールドでは奇数番目のケートラインG8、G5、…G479 が順次駆動される。この場合、最初のゲートラインG1 は、何れのフィールドにおいても駆動されない。

一方、ドレインラインD」、D2、…は、奇数番目のドレインラインD1、D3、…が(n-1)ラインデータ用ドライバ11により駆動され、偶数番目のドレインラインD2、D4、…がnラインデータ用ドライバ12により駆動される。上記ドライバ11、12は、第2図に示すデータ信号処理部により処理されたカラー信号R、G、Bに基づいてる数ドレインラインD1、D3、…、偶数ドレインラインD2、D4、…を駆動する。この場合、データ信号処理部は、A/Dコンバータ21により

- 10 -

変換されたデータを直接 Y / C 分配回路 23 b に入力すると共に、 1 H ラインメモリ 22により 1 ライン (1 H) 分遅延して Y / C 分配回路 28 a に入力する。従って、 (n-1) ラインデータ用ドライバ 11に入力されるカラー信号 R . G . B より 1 ライン分遅延したものとなる。

しかして、今、第1フィールドにおいて、ゲートラインG2にゲートパルスが印加され、ドレインラインD1、D2、…に駆動信号VD1、VD2、…が印加されたとすると、第1画素ラインの各画素E11、E12、…においては、薄膜トランジスタT3がオンし、奇数ドレインラインD1、D3、…が与えられる。例えば画素E11では、薄膜トランジスタT3がオンすることにより、ドレインラインD1に印加されている駆動電圧VD1、隊膜トランインD1に印加されている駆動電圧VD1が画素電極Cに与えられる。

- 11 -

ン D 1 と偶数ドレインライン D 2 に印加されている 駆動電圧 V D 1, V D 2が合成され、その合成値 (V D 1 + V D 2) / 2 が画素電極 C に供給される。

第3図は、上記したドレインライン D 1 , D 2 にかかる駆動電圧と、 1 列目の画案 E 11, E 21, E 31, E 41, E 51の画案電極 C にかかる電圧との関係を示したものである。

上記のように1本のゲートラインCが選択されると、その上下の画案が表示駆動され、第1フィールドと第2フィールドでは、その2つの画案の組み合わせが変わるようになっている。これによりフィールド内補間がTFTパネル上で行なわれ、高い解像度を得ることができる。

#### [発明の効果]

以上詳記したように本発明によれば、マトリクス状に配列される画素をそれぞれ第1ないし第3のスイッチイング用トランジスタ及び画楽電極により構成し、各画素ラインに対応させてゲートラインを設けると共に名画案列に対してそれぞれ2

ンし、奇数ドレインライン D 1 、 D 8 、 … と偶数ドレインライン D 2 、 D 4 、 … に印加されている 駆動電圧が合成されて画素電極 C に供給される。 例えば画素 E 21においては、 薄膜 トランジスタ T 1 、 T 2 がオンすることにより、ドレインライン D 1 に印加されている駆動電圧 V D1及びドレインライン D 2 に印加されている駆動電圧 V D 2が合成されて画素電極 C に与えられる電圧 V s は、 V D 1 > V D 2とすると、

V s = V D1 - (V D1 - V D2) / 2

#### = (VD1 + VD2) / 2

となる。この結果、画素 E 21の画素電極 C は、 V.D!と V D2の中間の電圧により表示駆動される。

また、第2フィールドにおいて、ゲートライン D 8 が選択された場合は、上記画業 E 21では、 薄膜トランジスタT 8 がオンし、その時ドレイ ンライン D 1 に印加されている 駆動電圧 V D 1 が 画業電極 C に与えられる。このとき第3画業ラインの画業 E 81では、薄膜トランジスタT 1 , T 2 がオンし、上記したように奇数ドレインライ

- 12 -

## 4. 図面の簡単な説明

第1図ないし第3図はは本発明の一実施例を示すもので、第1図はTFTパネルの構成図、第2図はデータ処理部の構成を示すブロック図、第3図はドレインラインにかかる駆動電圧と、対応する画案内の画案電極にかかる電圧との関係を示す


- 14 -

図、第4図は従来のTFTパネルの構成図である。

G 1 、 G 2 、 … 、 … ゲートライン 、 D 1 、 D 2 、 … ドレインライン 、 T 11、 T 12、 … 、 T 21、 T 22、 … 、 … 薄膜トランジスタ、 E 11、 E 12、 … 、 E 21、 E 22、 … 、 … 画 業 、 11… (n - 1) ラインデータ用ドライバ 、 12… n ラインデータ用ドライバ 、 21… A / D コンバータ、 22… 1 Hラインメモリ、 23 a 、 23 b … Y / C 分離 回路、 24 a 、 24 b … D / A コンバータ 、 25 a 、 25 b … クロマ 後 調回路 、 26 a 、 26 b … マトリクス 回路、 27 a 、 27 b … 交流駆動反転・増幅回路。


出颞人代理人 弁理士 羚 江 武 彦


- 15<sub>.</sub> -



**⊠** 

第2フィールド		V1H + V2H	, V2H	V2H + V3H	V 3 H	V3H + V4H 2	
第1フィールド		ΥιΉ	V1H + V2H 2	У 2 Н	V2H+V3H 2	У 3Н	
雌		E11	E 21	E31	E41	E 51	
ドレイン ライン02	·	٧2н		V 3 H		Н 7 Л	
ドレイン ライン01		Λιн	,	V2H		V 3 H	
ガータ コイン	1 H	2 H		Η		H 7	





第 4 図